AMD szykuje dwa przełomowe procesory oparte na architekturze Zen 6: mobilny „Medusa Point” i desktopowy „Olympic Ridge”. „Medusa Point” to układ BGA o gabarytach zbliżonych do obecnego „Strix Point”, podczas gdy „Olympic Ridge” będzie kompatybilny z gniazdem AM5, jako trzecia (i prawdopodobnie ostatnia) generacja korzystająca z tego socketu. Przypomnijmy, że AM4 obsłużyło aż trzy generacje Zen (plus odświeżony Zen+). Kluczowym elementem jest nowy układ CPU complex die (CCD), wspólny dla platform klienckich i serwerowych.
Wydajny CCD Zen 6 powstaje w litografii klasy 3nm, najpewniej TSMC N3E. Oczekuje się po nim znacznego wzrostu gęstości tranzystorów, wydajności energetycznej i taktowania w porównaniu z obecnym N4P (Zen 5). Co istotne, CCD zawiera aż 12 pełnowymiarowych rdzeni Zen 6, co stanowi pierwszy wzrost ich liczby od czasu debiutu architektury Zen. Wszystkie rdzenie tworzą jeden kompleks CCX i współdzielą pamięć podręczną L3 (prawdopodobnie 48MB). AMD planuje również ulepszyć komunikację między CCD a układem I/O oraz między samymi CCD. W dotychczasowych procesorach (od Ryzen 3000 „Matisse”) komunikacja między dwoma CCD odbywała się przez Infinity Fabric i układ I/O, bez bezpośredniego połączenia. Migracja wątków między rdzeniami wymagała więc „wycieczki” do pamięci RAM. AMD zamierza to zmienić, wprowadzając mostkowe połączenie o niskim opóźnieniu między CCD, co umożliwi spójność pamięci podręcznej i znacząco zredukuje opóźnienia.
Mobilny „Medusa Point” bazuje na chipletach i wykorzystuje pojedynczy 12-rdzeniowy chiplet Zen 6 oraz duży mobilny układ I/O (prawdopodobnie N4P). Ten ostatni integruje zaktualizowany iGPU oparty na architekturze RDNA 4, kontrolery pamięci i ulepszony NPU. Kluczowe będzie zwiększenie liczby linii PCIe, najlepiej do standardu Gen 5. Pojawiające się na zdjęciach małe prostokątne struktury na układzie cIOD, mylnie interpretowane jako rdzenie Zen 6c, to w rzeczywistości procesory grup roboczych (WGP) iGPU. Osiem takich jednostek oraz duży blok pamięci L2 potwierdzają, że iGPU bazuje na architekturze RDNA 4 i ma 16 CU.
Ponieważ „Medusa Point” i „Olympic Ridge” korzystają z tego samego CCD, można oczekiwać wariantów mobilnego procesora z 3D V-Cache, implementowanym podobnie jak w Zen 5 – z warstwą 3D V-Cache (L3D) pod CCD.
Wzrost liczby rdzeni (do 24 w „Olympic Ridge”) i mostkowe połączenie między CCD wymuszają zastosowanie nowego układu I/O dla desktopów. Nowy cIOD ma być produkowany w litografii Samsung 4LPP (4nm EUV), oferującej lepsze parametry niż obecny N6 DUV. AMD skupi się na kontrolerach pamięci, które obsłużą szybsze moduły DDR5 (powyżej 10000 MT/s) dzięki technologiom takim jak CKD. Obecnie, choć „Granite Ridge” teoretycznie obsługuje DDR5-8000, efektywna prędkość (1:1) jest ograniczona do DDR5-6400.
Istotna jest również kwestia akceleracji AI. Nowy cIOD to dla AMD szansa na implementację NPU klasy co najmniej 50 TOPS (XDNA 2). Intel, krytykowany za zbyt słaby NPU w „Arrow Lake”, z pewnością poprawi ten aspekt w „Panther Lake”. AMD, jeśli zdecyduje się na NPU w „Olympic Ridge”, powinno celować w wydajność co najmniej 50 TOPS.
